რა განსხვავებაა CISC და RISC- ს შორის?


პასუხი 1:

ზოგადად, RISC არის "დატვირთვის მეხსიერება" რეგისტრატორებისთვის. ზოგადად, გამოიყენება სამი რეგისტრაცია, მაგ. B. დაამატეთ R1 = R2 + R3, დატვირთვა და დაზოგვა შეიძლება ან არ იყოს გამონაკლისი, მხოლოდ ორი ინსტრუქციით გამოიყენება ერთი ინსტრუქციით.

ზოგადად, CISC საშუალებას იძლევა გაანგარიშდეს მეხსიერების მისამართების მნიშვნელობებით, პირველ რიგში მათ რეგისტრატორებში შესვლის გარეშე. მას ასევე შეიძლება ჰქონდეს მისამართების უფრო რთული (რთული) რეჟიმები, რომლებიც საშუალებას მისცემს ერთი ან მეტი რეესტრი შეიტანოს მისამართებზე.

CISC, ზოგადად, ორნაირია, მაგ. B. ADD– ს აქვს იგივე რეესტრი (ან მეხსიერების მისამართი), რომელიც გამოიყენება დანიშნულების ადგილისთვის, მაგრამ იგივეა ერთი წყაროდან.

ეს ადრე დიდი საქმე იყო და RISC იყო გამარტივებული და CISC იყენებდა მიკროკოდს.

მიკროტექნიკა CISC– სთვის, მინიმუმ x86 (თუ ყველა CISC არ არის გამოყენებული, რაც იმას ნიშნავს, რომ IBM მთავარ ჩარჩოებს მხოლოდ დანარჩენი CISC გადარჩა) შეკვეთების დაგეგმვა შესაძლებელია გრაფიკის მიღმა - განსხვავდება ორიგინალი მიკროკოდიდან.

RISC- ს ამის გაკეთებაც კი შეუძლია, მაგ. B. უფრო ახალი ARM (თავდაპირველად არა), ასე რომ, განსხვავებები უფრო მცირეა, ვიდრე ადრე.

თავდაპირველ ARM- ს არ ჰქონდა მითითებული მთელი რიცხვის გაყოფა, რადგან ეს იყო ძალიან რთული, რომ აღარაფერი ვთქვათ მცურავი წერტილი. ახლა შემცირებული [სირთულის] R– ით გამოიყენება RISC– ზე ნაკლები, რადგან მცურავი წერტილი თანდაყოლილია რთული და RISC– ის ყველა მნიშვნელოვანი პროცესორიც კი ტოვებს კვადრატულ ფესვს და ტრიგონომეტრიის მითითებებს.


პასუხი 2:

CISC ოპტიმიზირებულია მაქსიმალური სამუშაოს შესასრულებლად გარკვეული ბრძანების ზომისაგან. ეს იმიტომ ხდება, რომ CPU– ს დროს არ ჰქონდათ ქეში და მეხსიერებისგან ინსტრუქციის წაკითხვას რამდენიმე ციკლი დასჭირდებოდა. შესაბამისად, რთული სტატუსი მრავალი სტატუსის ცვლილებით არ იყო პრობლემა, რამდენადაც იგი კომპაქტური იყო.

RISC ოპტიმიზირებულია CPU– სთვის, რომლებსაც * აქვთ * დამცავი ქეში და შეცვალონ სიზუსტე: ქეში შეგიძლიათ მარტივად მოგაწოდოთ 64 და 128 მონაცემთა ბიტები ციკლში - რამდენადაც ისინი შეესაბამება. მოულოდნელად, თქვენ შეგიძლიათ აწარმოოთ 1 ან თუნდაც 2 განცხადება ციკლი, სანამ არ არსებობს დამოკიდებულება, ასე რომ სუფთა განცხადებები, რომლებიც მხოლოდ ერთ სტატუსის შეცვლას იწვევს, უფრო სწრაფად გახდება.


პასუხი 3:

CISC ოპტიმიზირებულია მაქსიმალური სამუშაოს შესასრულებლად გარკვეული ბრძანების ზომისაგან. ეს იმიტომ ხდება, რომ CPU– ს დროს არ ჰქონდათ ქეში და მეხსიერებისგან ინსტრუქციის წაკითხვას რამდენიმე ციკლი დასჭირდებოდა. შესაბამისად, რთული სტატუსი მრავალი სტატუსის ცვლილებით არ იყო პრობლემა, რამდენადაც იგი კომპაქტური იყო.

RISC ოპტიმიზირებულია CPU– სთვის, რომლებსაც * აქვთ * დამცავი ქეში და შეცვალონ სიზუსტე: ქეში შეგიძლიათ მარტივად მოგაწოდოთ 64 და 128 მონაცემთა ბიტები ციკლში - რამდენადაც ისინი შეესაბამება. მოულოდნელად, თქვენ შეგიძლიათ აწარმოოთ 1 ან თუნდაც 2 განცხადება ციკლი, სანამ არ არსებობს დამოკიდებულება, ასე რომ სუფთა განცხადებები, რომლებიც მხოლოდ ერთ სტატუსის შეცვლას იწვევს, უფრო სწრაფად გახდება.